我们之前简单讨论过管理数据的两种方式，即USM和缓冲区，前者主要使用指针，后者则是一个更高层次的接口，我们接下来深入讨论如何管理数据。 USM USM基于C++的指针，可以很容易地将现有代码迁移到USM上。 分配类型 USM内存分配类型 USM定义了三种不同类型的内存分配，每种分配都有独特的语义，需要注意的是，一个设备甚至可能不支持所有类型的USM分配。 设备分配 这种分配类...
在前一节中我们简单介绍了主机与设备代码、数据管理与移动等基本概念，这一节我们进一步深入讨论如何处理、开发代码以充分挖掘程序中的并行性。 表达并行性 并行编程往往很有挑战性，且我们会有如下一些问题： 为什么有不止一种方法来表达并行性？ 我们应该使用哪种方法来表达并行性？ 我需要了解多少关于执行模型的概念？ Kernel内的...
《数据并行C++》原书英文名为Data Parallel C++，可以在这里下载pdf。 入门 数据并行性让我们有机会可以利用异构系统中的并行资源来对计算进行加速，如使用CPU中的SIMD单元、GPU、FPGA或者其他ASIC加速器。SYCL是一个行业驱动的标准，不过SYCL只是一个名字，不是什么缩写。DPC++是一个开源的编译器项目，基于LLVM，由Intel发起，是SYCL的一种实现...
Introduction The AXI4[-Stream] wrapper is built over the CONNECT NoC, which is a network generator targeting FPGA. Getting Started First, clone the CONNECT repository and build a sample network....
之前我们讨论了宽松内存一致性模型的一些基本概念，并介绍了XC内存模型，在这一节中我们继续深入讨论宽松内存模型。 宽松内存模型案例研究：RISC-V弱内存一致性模型（RVWMO） RVWMO可以理解为RC和XC的混合体。和XC一样，RVWMO是根据全局内存顺序来定义的，并且有几种FENCE指令的变体。和RC一样，load和store可以携带一些属性：load指令可以携带ACQUIRE，存储...
前两章我们讨论了两种内存一致性模型：SC和TSO，这两种模型的全局内存顺序通常都保留了每个线程的程序顺序。在这一章中，我们讨论更宽松的（更弱的）一致性模型，目的在于只保留程序员真正需要的顺序，通过允许更激进的优化（编译器或运行时）减少排序约束，进一步提升性能。缺点也很明显，需要显式地说明什么时候需要排序，并需要处理器提供相关机制，可能会影响可移植性。 动机 对内存指令进行重排的机会 ...
Source code: link. AXI4[-Stream] In Flits To handle mismatched sizes of AXI4 protocol flits and actual flits to be sent, a serializer & deserializer for each master & slave device is need...
Source code: link. AXI4-Stream In Flits Protocol spec: AXI4-Stream. T Channel tuser - [100 : 93] tdest - [ 92 : 89] tid - [ 88 : 81] tlast - [ 80 : 80] tkeep - [ 79 : 72] tstrb - [ 71 : 64] t...
TSO（Total Store Ordering）是一个被广泛使用的内存模型，在SPARC中首次提出，并在x86架构中使用，RISC-V也提供了TSO扩展，即RVTSO。 为什么需要TSO/X86 长期以来，处理器内核使用write buffer来保存已提交的store指令，直到内存系统可以处理这些store请求。当store指令提交时，store请求进入write buffer，而当需...
Source code: link. Flit FIFO In credit-based flow control network, a FIFO is needed to store multiple requests and responses and a credit counter is used to reflect the availability of buffer in ...
